spice模型仿真
spice仿真全称？
spice仿真全称？
以集成电路为重点的仿真程序（英语：Simulation Program with Integrated Circuit Emphasis, SPICE），是一种用于电路描述与仿真的语言与仿真器软件，用于检测电路的连接和功能的完整性，以及用于预测电路的行为。SPICE主要用于模拟电路和混合信号电路的仿真。由此我们便可以清楚地了解：SPICE这套程序原先发展的目的是为了模拟电子系统中日益重要的集成电路。由于集成电路不如传统电路一般可以在面包板（breadboard）或印刷电路板（Printed circuit board）上做实验来验证设计结果，所以为了提高集成电路正式生产时的良率（yield）及降低成本，势必要在进入实际工艺阶段前对其电路特性做“检查”，确保性能在规格范围之内。
spice瞬态分析最大步长缺省是多少？
缺省步长是仿真时间间隔的1/50，它是步长被设为auto时使用的值。 定步长算法使用固定的步长大小，一种情况下直接指定具体的数值，另一种情况下，如果步长设为auto，就会用缺省步长。 变步长算法的启动步长为缺省步长，如果Max step size设为auto，也会使用缺省步长。 Simulink模型常见的警告“最大步长为0.2秒”，那就是因为，默认的算法为变步长算法，仿真时间间隔为10秒，其1/50为0.2秒，尽管多数情况下通过步长控制机制能够得到正确结果，但有些情况下可能会有问题（典型的例子是，模型只有一个简单的Sine wave和Scope模块，而正弦的频率为100*pi），所以通过警告的方式提醒用户加以注意。
pdk工艺库具体内容？
PDK（process designkit）是沟通IC设计公司、代工厂与EDA厂商的桥梁。
当我们需要开始采用一个新的半导体工艺时，第一件事就是需要开发一套PDK，PDK用代工厂的语言定义了一套反映foundary工艺的文档资料，是设计公司用来做物理验证的基石，也是流片成败关键的因素。PDK包含了反映制造工艺基本的“积木块”：晶体管、接触孔，互连线等，除PDK的参考手册(Documentation)外,PDK的内容还包括：
器件模型(Device Model)：由Foundry提供的仿真模型文件
Symbols amp View：用于原理图设计的符号,参数化的设计单元都通过了SPICE 仿真的验证
CDF(Component Description Format,组件描述格式) ampCallback：器件的属性描述文件,定义了器件类型、器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等
Pcell(ParameterizedCell,参数化单元)：它由Cadence的SKILL语言编写,其对应的版图通过了DRC和LVS验证,方便设计人员进行SchematicDriven Layout(原理图驱动的版图)设计流程
技术文件(TechnologyFile)：用于版图设计和验证的工艺文件,包含GDSII的设计数据层和工艺层的映射关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等
PVRule(物理验证规则)文件：包含版图验证文件DRC/LVS/RC提取,支持Cadence的Diva、Dracula、Assura等。
在开发PDK的演进中，有些事情在慢慢变化着：一是Virtuoso不再是这个领域唯一的玩家，所有主要的EDA厂商都纷纷给出了自己的解决方案，但没有一家EDA工具能读写Virtuoso的PDK。Virtuoso的PDK是采用Cadence的SKILL语言开发的，目前没有将其公开化。二是设计规则变得如此复杂，以至于开发一套特定工艺的PDK花费巨大。相应的开发针对不同版图编辑器的PDK更是需要很多的经验，但此项工作又不能给代工厂或用户带来实际的利益。
由于Cadence不愿意公开他的PDK（也称PCell），iPDK作为一个PDK标准渐渐走入人们的视线。这是由IPL（InteroperablePDK Libraries Alliance）组织发起，联合TSMC，采用Ciranova#39sPyCell（基于Python而非SKILL语言）开发出的一套新PDK标准。目前被各大EDA厂商的版图编辑器所支持，尽管Virtuoso没在官方表态，实际上也在偷偷的支持这一标准。也行这就是商业利益使然吧。